OIF 发布 CEI 4.0 56-Gbps 电口规范
文章来源：未知 发布者：Simon Mei
1/18/2018, 光互联论坛OIF日前发布针对56Gbps I/O应用的SerDes“通用电气(I/O)CEI4.0”规范。这一通常被称为CIE-56G的规范增加了PAM4和Ensemble NRZ作为和之前NRZ并列的调制格式。在之前连续两年在OFC相关展示的基础上，这个标准成为OIF过去18年来的第八代电气接口。
在这一新标准中，OIF成员致力于让在链路预算和延迟取舍均衡的同时实现功耗最小化。具体的子标准包括：
CEI-56G-USR-NRZ: 超短距离, 多芯片模块内die-to-die, NRZ 调制
CEI-56G-XSR-NRZ: 特短距离, 芯片到驱动器, NRZ 调制
CEI-56G-VSR-PAM4: 甚短距离, 芯片到模块, PAM4调制
CEI-56G-MR-PAM4: 中距离, 芯片到芯片, 一个连接器, PAM4 调制
CEI-56G-LR-PAM4: 长距离, 芯片到芯片, 两个背板上连接器, PAM4 调制
CEI-56G-LR-ENRZ: 长距离, 芯片到芯片, 连个背板上连接器, ENRZ 调制.
OIF技术委员会主席，来自诺基亚的Klaus-Holger Otto表示，工业界持续面对高速率工作下需要均衡考虑链路延迟和功耗的挑战。能在新规范中增加更紧凑的通道定义，增加新的调制格式，可以实现硅芯片设计，通道架构等的优化。这些56Gbps的参数也将成为其他工业组织相关标准的基础。
CEI 4.0 可以在OIF网站下载，新的CEI 4.1的标准也在制定中。
在这一新标准中，OIF成员致力于让在链路预算和延迟取舍均衡的同时实现功耗最小化。具体的子标准包括：
CEI-56G-USR-NRZ: 超短距离, 多芯片模块内die-to-die, NRZ 调制
CEI-56G-XSR-NRZ: 特短距离, 芯片到驱动器, NRZ 调制
CEI-56G-VSR-PAM4: 甚短距离, 芯片到模块, PAM4调制
CEI-56G-MR-PAM4: 中距离, 芯片到芯片, 一个连接器, PAM4 调制
CEI-56G-LR-PAM4: 长距离, 芯片到芯片, 两个背板上连接器, PAM4 调制
CEI-56G-LR-ENRZ: 长距离, 芯片到芯片, 连个背板上连接器, ENRZ 调制.
OIF技术委员会主席，来自诺基亚的Klaus-Holger Otto表示，工业界持续面对高速率工作下需要均衡考虑链路延迟和功耗的挑战。能在新规范中增加更紧凑的通道定义，增加新的调制格式，可以实现硅芯片设计，通道架构等的优化。这些56Gbps的参数也将成为其他工业组织相关标准的基础。
CEI 4.0 可以在OIF网站下载，新的CEI 4.1的标准也在制定中。